在PCB打样和电路板生产流程中，除了Gerber文件和Drill File，Netlist（网表）也是经常被提及的重要文件。它就像电路设计的“电气连接蓝图”，详细记录了电路板上所有元器件引脚之间的电气连接关系，是确保最终电路板功能正确的关键数据之一。
Netlist本质上是一个文本格式的连接列表，通常以.net、.asc或.txt为后缀。它以网络（Net）为基本单位，列出每个网络名称以及该网络所连接的所有元件引脚。例如，“Net VCC”可能连接了多个芯片的电源引脚和电容的正极。这种列表不关心物理位置，只关注“谁和谁在电气上相连”，是电路原理图与PCB布局布线之间的桥梁。
为什么PCB打样过程中需要Netlist？在设计阶段，工程师先在原理图工具中完成逻辑设计，生成Netlist后导入PCB布局软件进行布线。工厂虽然主要依赖Gerber和Drill文件进行物理生产，但Netlist在DFM审查、电气测试和故障诊断中发挥重要作用。许多先进打样平台会使用Netlist进行飞针测试程序生成，验证电路板上每个网络的连通性是否正确。
Netlist的常见格式包括IPC-356标准格式、Cadence Allegro格式、Mentor Board Station格式以及简易的ASCII格式。IPC-356是行业推荐的标准，它不仅包含网络连接信息，还可能包括测试点坐标、元件封装信息等扩展数据，便于自动化测试设备直接使用。
生成Netlist的过程通常在原理图设计完成后进行。在Altium Designer、KiCad、OrCAD等软件中，通过“输出网表”或“Export Netlist”命令即可生成。工程师需要注意保持原理图与PCB布局的同步，如果修改了原理图，必须重新导出Netlist并更新到布局中，否则会出现连接不一致的问题。
在实际打样场景中，Netlist主要用于后端验证环节。工厂收到Gerber文件后，可结合Netlist生成测试程序，通过飞针测试仪或ICT（在线测试）设备检查电路板是否存在短路、断路或错误连接。这一步极大提高了样板交付的质量，减少了功能性缺陷。
与Gerber文件侧重几何图形、Drill File侧重机械钻孔不同，Netlist专注于电气逻辑。它不直接用于物理制造，但却是设计完整性的重要保障。在高密度、高速电路设计中，Netlist还可用于信号完整性分析、电源完整性仿真等高级应用，帮助工程师在投产前发现潜在问题。
现代EDA工具已实现高度集成，很多情况下Netlist在后台自动处理，用户无需手动干预。但对于复杂项目，工程师仍需了解Netlist的基本结构，以便手动检查或调试。例如，当出现“Floating Net”（悬空网络）或“Short Net”（意外短路）警告时，就需要回到Netlist层面排查连接关系。
随着技术发展，网表格式也在演进。传统简单网表逐渐被包含更多信息的扩展格式取代，如OASIS格式或集成在Gerber X2/X3中的电气信息。一些在线打样平台已支持直接上传网表进行智能DFM分析，自动识别关键网络并优化阻抗控制建议。